全网刷屏的“韬定律”，到底是什么意思？

微信邦

这两天，“韬定律”这个词全网刷屏。5月25日，华为公司董事、半导体业务部总裁何庭波，在上海IEEE国际电路与系统研讨会上发表演讲，正式提出了这个概念。同一天，她还同步发布了一篇配套论文《多层电子系统的时间缩放理论》，作为完整的技术支撑。
很多媒体的注意力都集中在了“韬定律”这三个字上。还有人说，韬定律要挑战摩尔定律了？
其实，如果你真的去读何庭波这次同步发表的论文，你会发现，韬定律本身其实没有那么复杂。真正值得关注的，是论文里的另一个词：逻辑折叠。这才是当天全场最硬核的信息，也是韬定律最关键的“地基”之一。
今天我们就来说说，韬定律到底是什么，以及它背后那个真正有技术含量的突破。作者：李南南来源：得到App《得到头条》01

韬定律，本质是一套行业的演进原则

首先，韬定律是什么？韬，是希腊字母τ的音译，在物理学里代表时间常数，用来衡量一个系统反应的快慢。大概可以理解成，τ越大，用的时间越多，意味着系统越慢。反过来，τ越小，就意味着系统越快。而韬定律，它并不是一个“物理定律”那样的定律。它的本质，是一套行业的演进原则，性质就跟摩尔定律差不多。具体来说，我们需要理解两件事，大概就能知道韬定律的含义。第一，追求摩尔定律，也许已经不再是中国芯片企业的最佳选择。要知道，过去六十年，半导体行业只有一套演进原则，通过把晶体管做得越来越小，增加芯片里晶体管的密度，进而实现芯片性能的提升。也就是我们常说的摩尔定律。从微米到纳米，从14纳米到7纳米再到3纳米。整个产业链都在这条赛道上押注，谁能在“更小”这个维度上多走一步，谁就能甩开对手一个身位。那么，怎么让芯片“更小”呢？要用到的最关键的技术之一，就是光刻机。但对中国企业来说，因为最先进的光刻机被禁止出口，中国企业在几何尺寸这条路上，几乎没法跑到最前面。台积电已经量产2纳米，国内能拿到的最先进制程是7纳米级别。差距以“两代”计。这不是努不努力的问题，是这条赛道的入场券，已经被卡在了别人手里。换句话说，我们再想按照“摩尔定律”的方式做芯片，去钻研几何尺寸，这条路已经障碍重重。把所有资源押注在“芯片的几何尺寸”这条路上，已经未必是最佳选择。而华为是这件事感受最深的一家公司。从2019年开始，华为接连遭遇芯片代工受限、5G核心器件断供等一系列冲击。最直接的结果是，麒麟芯片的高端代工一度中断，整个手机业务被迫调整。这六年里，华为做了大量的技术储备和路径试探。02

韬定律，本质是一套行业的演进原则

那么，试探的成果是什么呢？这就要说到，第二件事了。第二，经过过去几年的路径试探，工程师们认定，在“更小的几何尺寸”之外，还有别的方式，能让芯片的运算速度更快。说白了，过去追求更小，是为了实现“更快”。但现在，人们发现，各类限制因素，导致我们很难再追求“更小”了。而且除了“更小”之外，还有别的方式也能实现更快。于是，我们就干脆不提“更小”这个进化原则，而是直接把“更快”当成进化原则。而这个以“速度更快、延迟更少、耗时更短”为核心的进化原则，大概就是“韬定律”。换句话说，所谓摩尔定律和韬定律之间的关系，并不是谁替代谁，也不是谁高谁低。它们之间的关系，是同一件事情上的两套不同的衡量体系。打个比方。这就像有两所学校，教的科目一样，目标也一样，都是把学生培养成才。但是，两所学校的考核体系不同。A学校只看单科最高分，比如你数学考了多少分？英语考了多少分？这就像摩尔定律，核心是盯着晶体管做到了几纳米。而B学校看的是学生解决一道综合题需要多长时间。从审题、调取知识、计算，到写出完整答案，总用时多少？这就是韬定律的逻辑。前者的好处是，激励学生做到“单点最强”。而后者的好处是，它自然会倒逼每个环节都优化。不只是算得快，还包括读题快、调取知识快、组织答案快。任何一个环节提速，总成绩都会变好。不需要把所有精力都押注在一门课上。换句话说，韬定律的目的，是给行业提出一个新的目标体系：别只盯着光刻机那一个环节，系统里的每一层都可能是突破口。03

为什么说“逻辑折叠”是给中国芯片业的信号？

那么，具体来说，除了尺寸之外，到底哪个地方还能成为突破口呢？这就要说到，这回华为的论文里最关键的那个技术了，逻辑折叠。这也是我们最需要关注的重头戏。逻辑折叠，英文叫Logic Folding。最近，卓克老师在《科技参考5》做了详细的解读。逻辑折叠的本质，是把芯片里负责逻辑运算的晶体管，在设计阶段就做成上下两层折叠。理论上说，层数多了，晶体管数量就多，运算速度就更快。有人可能会说，这听起来好像不复杂，不就是盖楼吗？以前平房，现在两层楼，占地不变，房间翻倍。但实际操作起来，难度远超想象。先说背景。芯片里的晶体管“折叠”这件事，业界其实已经在做了。AI计算用的高速显存HBM，已经堆到了8到12层。AMD带X3D后缀的CPU，是把缓存折叠在处理器上，也是两层。看起来大家都在“堆”，有的还堆了12层，华为才堆两层，为什么依然值得关注呢？根据卓克老师的观察，前面的所有折叠，都是在芯片制造完成之后的封装阶段做的。先把每一层单独造好，然后像叠三明治一样摞在一起。但华为的逻辑折叠，是在最早的设计阶段，就把逻辑运算的晶体管设计成了双层结构。这也是全球第一次，有厂商在设计阶段完成逻辑晶体管的立体折叠。而且注意，它是把逻辑运算的晶体管，设计成了双层结构。这个词很关键，逻辑运算。要知道，逻辑运算的晶体管和存储用的晶体管，本质上是完全不同的物种。存储用的晶体管，形态整齐划一。你可以把它想象成标准化仓库的货架。每个格子一模一样，堆8层就是同样的货架往上复制8次。结构规整，制造简单。即使坏了几个格子，旁边还有备用空间，不影响整体工作。但逻辑运算的晶体管不一样。它由很多不同的“零件”构成，比如，一个反相器由2个晶体管组成，一个与非门需要4个，一个异或门需要12个，一个锁存器可能要8到20个。这些具体的名词我们不用记，总之，这些“零件”高的高、矮的矮、胖的胖、瘦的瘦。更麻烦的是，它们之间有复杂的连接关系。某个运算的结果要立刻传给下一个门，下一个门的输出又要送到更远的地方，而且所有这些传递，必须在一个极短的时间窗口内完成。这是一个极其复杂的工程挑战。那么，攻克这些挑战能获得哪些好处呢？从目前的情况看，逻辑折叠能够让麒麟2026芯片的晶体管密度，从7纳米工艺的1.55亿每平方毫米，提升到2.38亿。提升幅度55%。注意，这不是简单地两层叠加就翻倍。因为穿孔会占据面积、信号绕行会打折扣，还有制造余量也要留出来。根据卓克老师的观察，这样制造出来的芯片，可以追平英特尔最新的18A工艺。也就是说，华为用7纳米级别的光刻设备，通过设计层面的创新，把晶体管密度做到了接近业界2纳米级别的水准。而且逻辑折叠一旦成立，等于给国内整个半导体供应链，发出了一个信号，在几何尺寸之外，还有很多可以优化运算时间的路径。每个环节都可以追求“更快”。没错，这个信号的简单表述，就是今天一直说的“韬定律”。04

韬定律是“另一条路径”，但不是“捷径”

但是，注意，韬定律是“另一条路径”，它可不是“捷径”。在这个路径上，也存在很多技术难题。比如，这对产业链协同要求极高。比如，卓克老师特别提到，在逻辑折叠里，最大的卡点是EDA工具链，也就是设计芯片用的软件。以前EDA只需要处理平面布局，现在要计算两层之间怎么切分最优、穿孔怎么排布、信号走最短路径，这需要全新的设计算法。再比如，逻辑折叠不能完全消除制程代差。在那些对晶体管绝对密度极度敏感的场景，比如超大规模AI训练芯片，物理尺寸仍然是硬约束。这也是为什么说，韬定律也许不会取代摩尔定律，更可能的结果是形成两条并行的赛道。一部分应用继续按摩尔定律的逻辑跑，追求极致的工艺尺寸。另一部分开始按韬定律的逻辑跑，通过系统级优化和设计创新追求整体速度。两条赛道各有优势区间，并行推进。换句话说，摩尔定律的历史角色，它不只是一条技术规律，它还是全球半导体产业链六十年来的一份“隐性合同”。所有人按同一张时间表押注，在同一把标尺上比赛。从这个角度看，“韬定律”的目的，也许是塑造芯片产业的另一个新共识。